



Xây dựng Hệ thống nhúng

Faculty: Computer science – IT1

Instructor: Viet Hoang Pham

Email: vietph@ptit.edu.vn


Phone: 0945296388

❖ Câu hỏi 2.1:

- BUS của CPU gồm các thành phần nào hợp thành?
- BUS hệ thống và BUS CPU có gì khác biệt?

❖ **Câu hỏi 2.2:** Trình bày những cách thức tương tác của hệ thống nhúng với môi trường?

❖ **Câu hỏi 2.3:** Cho một mô hình quy trình điều khiển công nghệ có ứng dụng hệ thống nhúng như hình sau:



Hãy khoanh vùng cho biết hệ thống nhúng là phần nào? các thành phần hợp thành của hệ thống nhúng là gì? Chức năng của các thành phần đó?


❖ Câu hỏi 2.4:

- ADC làm chức năng gì?
- Những thông số nào cần phải quan tâm khi chọn 1 ADC cho HTN?
- Nêu biểu thức về quan hệ cơ bản của tín hiệu đầu vào và tần số lấy mẫu của ADC?

❖ Câu hỏi 2.5:

- DAC làm chức năng gì?
- Tốc độ chuyển đổi của DAC có ảnh hưởng gì tới đáp ứng khi dùng với hệ thời gian thực?

❖ Câu hỏi 2.6: Đây là hai kiểu kiến trúc máy tính:



- Cho biết tên gọi của các kiểu kiến trúc là gì?
- Điểm khác biệt cơ bản ở hai kiến trúc này là chỗ nào?
- Kiểu kiến trúc nào là thích hợp hơn để xây dựng các hệ thống nhúng (kiểu 1 hay kiểu 2)? Tại sao?

❖ Câu hỏi 2.7:


- ADC (Analog Digital Converter) là gì? Nêu chức năng và lĩnh vực ứng dụng?
- DAC (Digital Analog Converter) là gì ? Nêu chức năng và lĩnh vực ứng dụng?
- Để chọn một ADC, cần các thông cơ bản số nào? Dựa vào những tiêu chí nào để chọn ADC cho một hệ thống nhúng?

❖ **Câu hỏi 2.8:** Khi nghiên cứu CPU để thiết kế một hệ thống vi xử lý như một hệ thống nhúng, có một số khái niệm sau đây:

- Thế nào là một trạng thái máy? Thế nào là một chu kì máy?
- Thế nào là một chu kì lệnh?
- Các khái niệm trên có tác động gì khi viết các đoạn mã chương trình cho các xử lý tới hạn (*critical code*) khi các xử lý mang tính cạnh tranh tài nguyên hệ thống?

❖ **Câu hỏi 2.9:** Cho mô hình kiến trúc hệ thống như hình vẽ.

- Hãy giải thích chức năng của khối ‘GIAO DIỆN VỚI CPU’, lí do sự có mặt của khối đó?
- Thế nào là BUS đồng bộ?
- Thế nào là BUS không đồng bộ?



❖ Câu hỏi 2.10:

- Từ cách xác định địa chỉ cho dịch vụ xử lý ngắt (*Interrupt Service Routine-ISR*) sau đây :
 - Địa chỉ của ISR đã được định sẵn bên trong CPU ;
 - Địa chỉ của ISR được chỉ định một chỗ nào đó trong bộ nhớ, hoặc phải thực hiện một lệnh nhảy (*JMP addr*) tới địa chỉ hiện tại của ISR ;
 - Thiết bị ngoại vi phải cung cấp cho CPU địa chỉ của ISR thông qua số hiệu ngắt.
- Hãy chọn các khả năng định địa chỉ phù hợp với kiểu tổ chức ngắt sau:
 - *Ngắt cố định* là : **1** ? hay **2** ? hay **3** ?
 - *Ngắt vector* là : **1** ? hay **2** ? hay **3** ?
 - B .Ngắt cứng là gì ? Cho ví dụ ứng dụng ?
 - C .Ngắt mềm là gì ? Cho ví dụ ứng dụng ?

❖ Câu hỏi 2.11:

- Thế nào là ngắt có che (maskable) ?
- Thế nào là ngắt không che (non-maskable) ?
- Hãy đặc tả các bước mà CPU sẽ thực hiện khi chấp nhận xử lý một ngắt ?
- Khi viết mã cho dịch vụ xử lý ngắt (*Interrupt Service Routine-ISR*), cần đặc biệt quan tâm đến gì ? Tại sao ?

❖ Câu hỏi 2.12: Hãy chọn những tiêu chí cho là đúng với cơ chế trao đổi dữ liệu kiểu truy nhập trực tiếp bộ nhớ (DMA) :

- Cần có một vi mạch (DMAC) điều khiển qui trình DMA.
- CPU vẫn kiểm soát BUS hệ thống.
- CPU trao cho vi mạch DMAC quyền kiểm soát BUS hệ thống.
- CPU vẫn thực hiện chạy chương trình nếu chương trình đó không có đòi hỏi truy nhập BUS hệ thống.

Trong khi xảy ra chế độ DMA, loại CPU nào vẫn có thể tìm lệnh và thực hiện lệnh ở bộ nhớ lệnh (code) nếu không truy nhập tới bộ nhớ dữ liệu ? Tại sao ?

❖ Câu hỏi 2.13:

- Phát thảo mô hình hoạt động với hệ có sử dụng ngắt kiểu vector ?
- Đặc tả cách hoạt động của mô hình đó ?

❖ Câu hỏi 2.14:

- Phát thảo mô hình hoạt động với với DMA?
- Đặc tả cách hoạt động của mô hình đó?

❖ Câu hỏi 2.15:


- Thế nào ghép nối do CPU chủ động ? Cho vài ví dụ ?
- Có mấy kỹ thuật để triển khai ghép nối do CPU chủ động ?
- Thế nào là ghép nối do ngoại vi chủ động ? Cho ví dụ ?
- Có mấy kỹ thuật để triển khai ghép nối do ngoại vi chủ động ?
- Dựa vào tiêu chí nào để lựa chọn một mô hình ghép nối cho phù hợp ? Cho ví dụ ?

❖ Câu hỏi 2.16:

- Hãy mô tả tổ chức bộ nhớ của dòng CPU kiểu Havard ?
- Trong kiến trúc Havard, mã chương trình chứa ở RAM hay EPROM ?
- Trong kiến trúc Havard, có thể truy nhập đồng thời vào RAM và EPROM ?
- Trong kiến trúc Havard , nói rằng số bit cho dữ liệu và số bit cho lệnh có độ dài khác nhau, ví dụ dữ liệu 8 bit, trong khi lệnh có thể dài tới 32 bit, đúng hay sai ?
- Sự khác nhau cơ bản của kiến trúc Von Neumann và kiến trúc Havard thể hiện ở điểm nào ?

❖ Câu hỏi 2.17: Mô hình Module ghép nối được đưa ra như sau :

- Hãy nêu đặc tả của các khối chức năng bên trong Module?
- Phương thức Module hoạt động?
- Cho ví dụ về một hay vài vi mạch tích hợp loại này?
- Thế nào là một vi mạch ghép nối khả trình?
- Thế nào gọi là từ điều khiển (Control Word), chức năng làm gì?



❖ Câu hỏi 2.18: Hãy thiết kế một module ROM với các dữ kiện sau đây:


- Dung lượng của module là 32 KB
- Sử dụng chip ROM loại 2732, dung lượng 4KB/chip
- Giải địa chỉ từ FFFF-8000.
- Hãy vẽ sơ đồ thiết kế và giải thích nguyên lí hoạt động.

❖ **Câu hỏi 2.19:** Cho một thiết bị ngoại vi có khả năng ghép nối với hệ vi xử lý với các thông số sau đây:

- đổi dữ liệu vào hệ vi xử lý mỗi lần 8 bit,
- Có thông báo cho CPU biết qua tín hiệu Strobe (STB) rằng đã có sẵn dữ liệu để CPU đọc vào : CPU cung cấp hai cổng với địa chỉ như sau:
- 300 (hex): cổng để thiết bị thông báo đã có dữ liệu sẵn sàng để CPU đọc vào;
- 301(hex): là địa chỉ cổng ghép nối thiết bị đặt dữ liệu vào đó và CPU sẽ đọc dữ liệu vào.

❖ Hãy chọn giải pháp thiết kế, lên sơ đồ thiết kế ghép nối.

❖ Phát thảo lưu đồ trình điều khiển ghép nối đó.



❖ **Câu hỏi 2.20:** Cho một thiết bị ngoại vi có khả năng ghép nối với hệ vi xử lý với các thông số sau đây:


- Nhận dữ liệu từ hệ vi xử lý mỗi lần 8 bit,
- Có thông báo cho CPU biết qua tín hiệu Strobe (STB) rằng khi nào thiết bị sẵn sàng nhận dữ liệu, để CPU gửi dữ liệu ra cho thiết bị:

CPU cung cấp hai cổng với địa chỉ như sau:

- 300 (hex): cổng để thiết bị thông báo sẵn sàng nhận dữ liệu từ CPU;
- 301(hex): là địa chỉ cổng để CPU gửi dữ liệu ra cho thiết bị.

❖ Hãy chọn giải pháp thiết kế, lên sơ đồ thiết kế ghép nối.

❖ Phát thảo lưu đồ trình điều khiển ghép nối đó.



❖ **Câu hỏi 2.21:** Cho trước một bảng các giá trị để thiết kế bộ nhớ RAM với chip loại 4KB/chip sau đây

- Tính địa chỉ đầu và địa chỉ cuối của mỗi chip (điền vào bảng)?
- Lên sơ đồ thiết kế module nhớ này.

	A19 - A16	A15 A14 A14 A12	A11 A10 A9 A8	A7 A8 A5 A4	A3 A2 A1 A0	Địa chỉ đầu/địa chỉ cuối (HEX) ?
Chip 0	1 1 1 1 1 1 1 1	1 0 0 0 1 0 0 0	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 1	1 1 1 1 1 1 1 1	1 0 0 1 1 0 0 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 2	1 1 1 1 1 1 1 1	1 0 1 0 1 0 1 0	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 3	1 1 1 1 1 1 1 1	1 0 1 1 1 0 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 4	1 1 1 1 1 1 1 1	1 1 0 0 1 1 0 0	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 5	1 1 1 1 1 1 1 1	1 1 0 1 1 1 0 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 6	1 1 1 1 1 1 1 1	1 1 1 0 1 1 1 0	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	
Chip 7	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	0 0 0 0 1 1 1 1	